REGISTER
Register berguna untuk penyimpanan data dalam bentuk sinyal biner.
1. Register Paralel/buffer
yaitu register yg penyaluran datanya secara bersamaan.
D= data yang akan disimpan
Q= data yang tersimpan
Pada register hanya dapat menyimpan selama clk nya belum 1, dan pada register buffer ini clk hanya 1 perioda saja karena input dimasukkan secara bersamaan.
2. Register serial/shift register
yaitu register yang penyaluran datanya satu-satu.
Pada register ini input dimasukkan satu-satu.
Langkah pengisiannya:
1. Misalkan input yg akan dimasukkan 1101
Maka input 1 terlebih dahulu dimasukkan pada D in.
2.Setelah itu masukkan input 0 sehingga input 1 yang tersimpan di Q0 pindah ke Q1.
3.Begitu seterusnya sampai tersimpan di Q0,Q1,Q2,Q3 = 1101
Pada register serial datanya bisa digeser kekiri atau kekanan:
a. Shift left = SHL
b. Shift right = SHR
Gambar diatas adalah Shift right register.
Contoh Shift left register
Pada kedua register yang jadi masalah adalah setiap perioda clk akan mengubah masukan data oleh sebab itu perlu pengendalian :
1. Register buffer terkendali
Gambar diatas menunjukkan sebuah register buffer terkendali dengan CLR aktif-tinggi. Apabila CLR tinggi, semua flip-flop mengalami reset dan data yg tersimpan menjadi Q=0000.Ketika CLR kembali kepada keaddan rendah register telah siap untuk beroperasi.
LOAD merupakan masukan terkendali yang menentukan operasi rangkaian. Apabila LOAD rendah, bit-bit X tidak dapat mencapai flip-flop.Apabila LOAD tinggi, isi kelompok bit X disalurkan ke masukkan-masukkan data.Sehingga bit X dimasukkan dan data yg tersimpan menjadi Q3 Q2 Q1 Q0 = X3 X2 X1 X0.
2. Register geser terkendali
Register geser terkendali mempunyai masukan-masukan kendali, yang mengaur operasi rangkaian. SHL merupakan sinyal kendali. Apabila SHL rendah, maka sinyal SHL tinggi. Keadaan ini membuat setiap keluaran flip-flop masuk kembali ke masukan data-data nya. Karena itu, data tetap tersimpan pada setiap flip-flop pada waktu detak tiba. Sehingga digital dapat disimpan selama waktu yg diinginkan. Bila SHL tinggi, D in akan masuk ke dlm flip-flop paling kanan, Q0 masuk ke dalam flip-flop kedua, D1 masuk kedalm flip-flop ke tiga, dan seterusnya.
Register berguna untuk penyimpanan data dalam bentuk sinyal biner.
1. Register Paralel/buffer
yaitu register yg penyaluran datanya secara bersamaan.
D= data yang akan disimpan
Q= data yang tersimpan
Pada register hanya dapat menyimpan selama clk nya belum 1, dan pada register buffer ini clk hanya 1 perioda saja karena input dimasukkan secara bersamaan.
2. Register serial/shift register
yaitu register yang penyaluran datanya satu-satu.
Pada register ini input dimasukkan satu-satu.
Langkah pengisiannya:
1. Misalkan input yg akan dimasukkan 1101
Maka input 1 terlebih dahulu dimasukkan pada D in.
2.Setelah itu masukkan input 0 sehingga input 1 yang tersimpan di Q0 pindah ke Q1.
3.Begitu seterusnya sampai tersimpan di Q0,Q1,Q2,Q3 = 1101
Pada register serial datanya bisa digeser kekiri atau kekanan:
a. Shift left = SHL
b. Shift right = SHR
Gambar diatas adalah Shift right register.
Contoh Shift left register
Pada kedua register yang jadi masalah adalah setiap perioda clk akan mengubah masukan data oleh sebab itu perlu pengendalian :
1. Register buffer terkendali
Gambar diatas menunjukkan sebuah register buffer terkendali dengan CLR aktif-tinggi. Apabila CLR tinggi, semua flip-flop mengalami reset dan data yg tersimpan menjadi Q=0000.Ketika CLR kembali kepada keaddan rendah register telah siap untuk beroperasi.
LOAD merupakan masukan terkendali yang menentukan operasi rangkaian. Apabila LOAD rendah, bit-bit X tidak dapat mencapai flip-flop.Apabila LOAD tinggi, isi kelompok bit X disalurkan ke masukkan-masukkan data.Sehingga bit X dimasukkan dan data yg tersimpan menjadi Q3 Q2 Q1 Q0 = X3 X2 X1 X0.
2. Register geser terkendali
Register geser terkendali mempunyai masukan-masukan kendali, yang mengaur operasi rangkaian. SHL merupakan sinyal kendali. Apabila SHL rendah, maka sinyal SHL tinggi. Keadaan ini membuat setiap keluaran flip-flop masuk kembali ke masukan data-data nya. Karena itu, data tetap tersimpan pada setiap flip-flop pada waktu detak tiba. Sehingga digital dapat disimpan selama waktu yg diinginkan. Bila SHL tinggi, D in akan masuk ke dlm flip-flop paling kanan, Q0 masuk ke dalam flip-flop kedua, D1 masuk kedalm flip-flop ke tiga, dan seterusnya.
